Схема тактасының янына каршы тору өчен өч ысул

PCB дәлиллегенең комачаулык дизайны схемасы белән тыгыз бәйләнгән. Районга каршы хит хайвага каршы борчылу проблемаларын ничек чишәргә һәм эффектив киметергә, түбәндәгеләр PCB-коры борчылуны гади дизайн проблемасын гади аңлату.

1. Энергия линиясе дизайны - электр белән булган чикләүченең зурлыгын мөмкин кадәр, мөмкин кадәр туры килгәндә, тиешле күләмдә хәрәкәт.
2. җир дизайны: санлы һәм аналог аерым эшләнгән, район такта логик схемасы һәм сызыклы схема булса, дизайн аны аерырга тырышырга тиеш. Хәтта түбән ешлыклы схемаларның бер генә ноктасын куллану өчен мөмкин кадәр күбрәк булырга тиеш, фактик чыбык авырлыклары өлешчә тоташырга мөмкин, аннары параллель рәвештә. Highгары ешлыклы схема советы сериядә булырга тиеш, җир кыска һәм арендага алынган булырга тиеш, һәм югары ешлыкның төп компонентлары челтәр фольгасының зур мәйданы белән чолгап алына. Мөмкин булган калынлыктагы чыбык дизайны, мәсәлән, линия белән чыбык, агым үзгәрүе белән, ток үзгәрүе белән үзгәрү, аның тавыш алу күрсәткечләре кимегән. Әгәр дә ул калынлык белән эшләнгән булса, ул басылган тактада токка рөхсәт ителгән өч тапкыр уза ала. Моннан тыш, төзүче чыбыкны эшләгәндә, ул мөмкин кадәр ябык цикрлы схема формалаштырырга тиеш. Санлы схемадан торган катлам, төркем циклында булган схема, төркемнең циклына урнаштырылган, билгеле бер дәрәҗәдә шау-шу сәләтен ныгытып була.
3. Лотосның тамыры сыйдырышлыгы конфигурациясе: стандарт энергия кертү терминалы 1 0} ~ 100UF электролитик конденсатор белән бәйләнгән. Eachәр IC чипы 0.01pf керамик конденсатор белән җиһазландырылырга тиеш. Басылган такта аермасы җитмәсә, 1 ~ 10PF конденсаторы һәр 4 ~ 8 чипта урнаштырылырга мөмкин. Декуплинг сыйдырышлык турыдан-туры электр линиясе һәм чипның җир чыбыклары арасында бәйләнешле булырга тиеш. Ниһаять, исегездә тотыгыз, конденсаторның бик озын булуы җиңел түгел, аеруча югары ешлыклы як схемасы әйдәп барып булмый.